型号 | 制造商 | 描述 | 实时库存 | 起订量 | 实时单价 (含税) | 货期 (工作日) | 操作 |
ADCLK946/PCBZ 库存编号:584-ADCLK946PCBZ | Analog Devices Inc | Clock & Timer Development Tools Evaluation kit 6 LVPECL Output SiGe Cl | 2 1起订 | 1+ | ¥3013.52 | 6-10天 | 购买 |
型号 | 制造商 | 描述 | 操作 |
ADCLK946/PCBZ [更多] | Analog Devices Inc | KIT EVAL CLK BUFF ADCLK946 | 搜索 查看资料 |
型号 | 制造商 | 描述 | 操作 |
ADCLK946/PCBZ [更多] | Analog Devices Inc | Clock & Timer Development Tools EVAL BRD ADCLK946 RoHS: Compliant | 搜索 |
型号 | 制造商 | 描述 | 操作 |
ADCLK946/PCBZ [更多] | Analog Devices Inc | ADCLK946 Clock Buffer and Driver Evaluation Board RoHS: Compliant | 搜索 |
型号 | 制造商 | 描述 | 操作 |
ADCLK946/PCBZ [更多] | Analog Devices Inc | ADCLK946 Clock Buffer and Driver Evaluation Board RoHS: Compliant | 搜索 |
ADCLK946/PCBZ [更多] | Analog Devices Inc | ADCLK946 Clock Buffer and Driver Evaluation Board RoHS: Compliant | 搜索 |
型号 | 制造商 | 描述 | 库存 | 起订量 | 单价 (含税) | 货期 (工作日) | 操作 |
ADCLK946/PCBZ | Analog Devices | 时钟和定时器开发工具 Evaluation kit 6 LVPECL Output SiGe Cl | 查看库存、价格及货期 |
参考图片 | 型号/品牌 | 描述 / 技术参考 | 操作 |
![]() | ADCLK946/PCBZ Analog Devices | 时钟和定时器开发工具 Evaluation kit 6 LVPECL Output SiGe Cl![]() ![]() | 查价格库存 查看详细 |
参考图片 | 型号/品牌 | 描述 / 技术参考 | 操作 |
![]() | ADCLK946/PCBZ Analog Devices | 时钟和定时器开发工具 Evaluation kit 6 LVPECL Output SiGe Cl![]() ![]() | 查价格库存 查看详细 |
![]() | ADCLK946/PCBZ Analog Devices Inc | KIT EVAL CLK BUFF ADCLK946![]() ![]() | 查价格库存 查看详细 |
参考图片 | 制造商 / 描述 / 型号 / 仓库库存编号 / 别名 | 操作 | |
![]() | Analog Devices Inc. KIT EVAL CLK BUFF ADCLK946 详细描述:ADCLK946 - Timing, Clock Buffer / Driver / Receiver / Translator Evaluation Board 型号:ADCLK946/PCBZ 仓库库存编号:ADCLK946/PCBZ-ND | 无铅 | 搜索 |
产品描述 / 参考图片 | 制造商零件编号 / 制造商 / 库存编号 | 操作 | ||
| 制造商零件编号: ADCLK946/PCBZ 品牌: Analog Devices 库存编号: 832-9536 | 搜索 |
参考图片 | 型号/品牌 | 描述 / 技术参考 | 操作 |
![]() | ADCLK946/PCBZ Analog Devices Inc | KIT EVAL CLK BUFF ADCLK946![]() ![]() | 查价格库存 查看详细 |
制造商产品编号 | 仓库库存编号 | 制造商 / 说明 / 规格书 | 操作 |
ADCLK946/PCBZ![]() | 2377918 | ANALOG DEVICES 评估套件, 6 LVPECL输出, 单路时钟扇出缓冲器 ![]() | 搜索 |
| |||
| |||
| |||
| |||
| |||
| |||
| |||
| |||
| |||
| |||
| |||
|